Search - DDS Verilog

[Other resource] DDS+51

Description: 本程序功能: DDS文件夹内的程序，完成直接数字频率合成功能,有正弦,三角,方波三种波形,并能扫频. 可通过键盘操作设置频率参数和选择波形种类和控制运行. 由两部分组成,\"C\"文件夹内,是用于在 51 单片机上运行的 C语言程序, \"Verilog\"文件夹内,是用Verilog语言编写的 FPGA 程序.-this program functions : DDS folder procedures, complete direct digital frequency synthesis, sine, triangle, Three square waveform, and can sweep. can be set up through the keyboard operation frequency waveform parameters and the types of choice and control operations. composed of two parts, "C" folder, for the 51 microcontroller running C Programming Language, "Verilog" folder, use the Verilog language FPGA procedures.
Platform: | Size: 1027313 | Author: 吴健 | Hits:

[Other resource] FPGA--DDS-PhaseMeasure

Description: Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
Platform: | Size: 1371610 | Author: haoren | Hits:

[Communication] DDS

Description: FPGA中实现基于查找表方式（LUT）的DDS实现，可用在数字下变频和COSTAS锁相环中，Verilog编写，本人已经调通
Platform: | Size: 148330 | Author: 鲁东旭 | Hits:

[Other resource] Verilog

Description: DDS，FPGA产生，用verilog语言实现
Platform: | Size: 25440 | Author: 姚祉浩 | Hits:

[SCM] 多功能高精度信号发生器的设计

Description: 摘要：直接数字频率合成(DDS)是七十年代初提出的一种新的频率合技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速地发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提出了一种全新的设计模式。本设计结合这两项技术，并利用单片机控制灵活的特点，开发了一种新的函数波形发生器。在实现过程中，本设计选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了AT89C51单片机作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus II并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。本文首先介绍了函数波形发生器的研究背景和DDS的理论。然后详尽地叙述了用EP1C6Q240C8完成DDS模块的设计过程，这是本设计的基础。接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。然后就这三个部分分别详细地进行了阐述。最后，通过系列实验，详细地说明了本设计的功能、性能、实现和实验结果。并结合在设计中的一些心得体会，提出了本设计中的一些不足和改进意见。通过实验说明，本设计达到了预定的要求，并证明了采用软硬件结合，利用DDS技术实现函数波形发生器的方法是可行的。关键词：直接数字频率合成；现场可编程门阵列；函数波形发生器；频谱分析；仿真含图原版论文
Platform: | Size: 2195647 | Author: nacker@126.com | Hits:

[VHDL-FPGA-Verilog] 用FPGA实现DDS信号发生及用MODELSIM仿真

Description: 该工程是用verilog编写，FPGA内部产生ROM及ADD加法器。ROM中存正弦波信号。文件夹中还包含modelsim仿真。
Platform: | Size: 2527046 | Author: zhengguo22 | Hits:

[Embeded-SCM Develop] DDSforsinandcos

Description: 用VHDL实现的DDS，可输出正弦、余弦波形。将所有文件放在一个工程文件里，再分别生存模块，按原理图连接及可-using VHDL DDS, output sine, cosine wave. All documents will be placed on a project document, respectively survival module, according to diagram and can link
Platform: | Size: 7168 | Author: 何明均 | Hits:

[VHDL-FPGA-Verilog] key

Description: 一个4*4矩阵键盘的VERILOG接口程序设计（FPGA）-A 4* 4 matrix keyboard interface program Verilog Design (FPGA)
Platform: | Size: 199680 | Author: 林虎 | Hits:

[VHDL-FPGA-Verilog] AD9851

Description: 用VHDL语言编写的DDS正弦函数发生器-Using VHDL language DDS sine function generator
Platform: | Size: 500736 | Author: cfsword | Hits:

[VHDL-FPGA-Verilog] AD9852

Description: 数字频率合成器芯片AD9852 的配置文件，HDL级的Verilog代码-DDS chip AD9852 profile, HDL-level Verilog code
Platform: | Size: 1024 | Author: 李春阳 | Hits:

[VHDL-FPGA-Verilog] shuzhijietiaoqu

Description: 基于FPGA的全数字调制解调器设计实例，包含有Matlab程序和Quartus程序-FPGA-based all-digital modem design example, contains the procedures and Quartus program Matlab
Platform: | Size: 656384 | Author: | Hits:

[VHDL-FPGA-Verilog] veriloghdl

Description: 来自精益求精的德国人讲授的VERILOG课件，想接触FPGA/CPLD开发的人是必看的课件。
Platform: | Size: 4944896 | Author: 王方 | Hits:

[VHDL-FPGA-Verilog] sine

Description: Verilog编程，利用FPGA实现两路正弦波的信号输出，也可以扩展成六路正弦输出-Verilog programming, the use of FPGA realize two sinusoidal output signals can also be extended into a six-way sinusoidal output
Platform: | Size: 4792320 | Author: 陈剑 | Hits:

[VHDL-FPGA-Verilog] CORDIC_DDS_16bit

Description: dds频率生成文件，看看有没有人喜欢认真阅读您的文件包然后写出其具-dds frequency generated files, see if there is no one really wants to read your document carefully and then write its packet with
Platform: | Size: 1357824 | Author: zhangxi | Hits:

[VHDL-FPGA-Verilog] 0522

Description: 自己今年的毕业设计DDS波形发生器,有正弦波,方波,三角波,锯齿波.-Their own design this year
Platform: | Size: 1375232 | Author: dawn | Hits:

[Other] DDS

Description: 描述了verilog实现的DDS信号发生器，可以经过FPGA验证，包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证，可以实现信号发生器的基本功能。希望大家珍惜，并好好学习。(Describes the Verilog implementation of the DDS signal generator, which can be verified by FPGA, including code implementation and writing. Code can be verified by the Altera EDA tool, you can achieve the basic functions of the signal generator. I hope you will cherish and study well.)
Platform: | Size: 104448 | Author: 西门电工 | Hits:

[Other] DDS

Description: DDS FPGA Verilog vhdl
Platform: | Size: 180224 | Author: 雨留兰 | Hits:

« 1 2 3 4 56 7 8 9 10 ... 13 »

Category

Source Code

Web/Internet

Develop Tools

Document

Other

Search in results

OS

Platform

Language

File Type

Search list

[Other resource] DDS+51

[Other resource] FPGA--DDS-PhaseMeasure

[Communication] DDS

[Other resource] Verilog

[SCM] 多功能高精度信号发生器的设计

[VHDL-FPGA-Verilog] 用FPGA实现DDS信号发生及用MODELSIM仿真

[Embeded-SCM Develop] DDSforsinandcos

[VHDL-FPGA-Verilog] key

[VHDL-FPGA-Verilog] AD9851

[VHDL-FPGA-Verilog] AD9852

[VHDL-FPGA-Verilog] shuzhijietiaoqu

[VHDL-FPGA-Verilog] veriloghdl

[VHDL-FPGA-Verilog] sine

[VHDL-FPGA-Verilog] CORDIC_DDS_16bit

[VHDL-FPGA-Verilog] 0522

[Other] DDS

[VHDL-FPGA-Verilog] dds

[VHDL-FPGA-Verilog] DDS的VERILOG原代码

[VHDL-FPGA-Verilog] dds_PIO

[Other] DDS

CodeBus www.codebus.net